明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 2841|回复: 0

01_mdyUart——串口模块

[复制链接]
发表于 2020-11-8 19:06:42 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
注意:mdyUart模块是明德扬提供的IP模块,不允许修改避免使用时出现问题,调用本模板时请根据以下接口说明进行使用。

一、接口信号列表
接收方向uart_rx模块接口信号列表如下:
信号名I/O位宽定义
clkI1输入时钟信号
rst_nI1输入复位信号,低电平有效
dinI1串口输入数据
doutO8串口输出数据
dout_vldO1串口输出数据有效指示信号

发送方向uart_tx模块接口信号列表如下:
信号名I/O位宽定义
clkI1输入时钟信号
rst_nI9输入复位信号,低电平有效
dinI8串口输入数据
din_vldI1串口输入数据有效指示信号
doutO1串口输出数据
rdyO1数据发送准备指示信号


二、接口使用说明
可以通过例化以下参数来进行本模块的设定和使用。

1、参数BPS:设定某一波特率下传输1bit数据需要的时钟个数。这个值非常重要,其计算方式为:(1s/时钟周期)/波形率,例如50M时钟,其周期是20ns;如果是9600波特率,则BPS = (1s/20ns)/9600,约为5208个时钟周期。
     
三、问题讨论
1、
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号-1

GMT+8, 2021-4-10 22:05 , Processed in 0.508721 second(s), 13 queries , File On.

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表