明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 2779|回复: 0

20_mdyStatic_1S

[复制链接]
发表于 2020-11-8 19:17:06 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
注意:mdyStatic_1S模块是明德扬提供的IP模块,不允许修改避免使用时出现问题,调用本模板时请根据以下接口说明进行使用。

一、接口信号列表
信号名I/O位宽定义
clkI1输入时钟信号
rst_nI1输入复位信号,低电平有效
cfg_num_1sI32多少时间为统计一次对应的时钟个数。例如统计1秒时间内的数据个数,当输入时钟为50MHz,那么1秒时间对应的时钟周期为50_0000_0000
cfg_add_1sI8统计一次增加多少数值
din_vldI1输入的需要统计的信号
sta_1sO32输出的规定时间内统计的数据个数
sta_rtO32输出的总时间内统计的数据个数


二、接口使用说明

     
三、问题讨论
1、
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号-1

GMT+8, 2021-4-10 22:44 , Processed in 0.506763 second(s), 13 queries , File On.

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表