明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 2980|回复: 1

22_mdyGetEdge——边沿检测模块

[复制链接]
发表于 2020-11-8 19:18:02 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
注意:mdyGetEdge模块是明德扬提供的IP模块,不允许修改避免使用时出现问题,调用本模板时请根据以下接口说明进行使用。

一、接口信号列表
信号名I/O位宽定义
clkI1输入时钟信号
rst_nI1输入复位信号,低电平有效
cfg_init_valueI1输入的待检测信号的初始值
dinI1输入的待检测边沿的信号
dout_posO1输出的上升沿检测有效指示信号
dout_negO1输出的下降沿检测有效指示信号
dout_pos_regO1输出的延时一拍的上升沿检测有效指示信号
dout_neg_regO1输出的延时一拍的下降沿检测有效指示信号



二、接口使用说明

     
三、问题讨论
1、

0

主题

3

帖子

31

积分

新手上路

Rank: 1

积分
31
发表于 12 小时前 | 显示全部楼层
我们这一生会失去许多东西,如果总执迷于无可挽回的事情,幸运飞艇
安徽快3
最后痛苦的还是自己。成长,本身就是一台湾今彩539
新疆时时彩个学会接受失去的过程,只有“不为打翻的牛奶哭泣”,才能迎来另一片柳暗花明。

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号-1

GMT+8, 2021-4-10 22:25 , Processed in 0.536231 second(s), 14 queries , File On.

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表