明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 97971|回复: 0

01 FPGA 笔试面试

[复制链接]
发表于 2019-9-26 18:26:00 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x


明德扬潘老师讲解的笔试面试题,历年来的笔试题都有讲解,要找工作的收起来

建议先下载题目文件进行做题,而后看答案讲解视频哈!

一、题目文件:
FPGA集成电路笔试面试题.pdf (371.77 KB, 下载次数: 79)


二、逐题详细讲解:

第一题:
Write a sequence of 3-bit grey code. Can you derive a general equation to convert binary to grey code? [AMD 2008]



第二题:
怎样将一个 single-bit 信号从快时钟域送到慢时钟域,或慢送到快?Multi-bit 信号呢?[AMD 2008]


第三题:
设计一个计算连续 Leading Zeros 个数的电路。输入 8-bit,输出 4-bit。[AMD 2008]


第四题:
出下面两个状态机的逻辑综合图,并说明两种写法的优缺点![凹凸 2008]


第五题:设计地址生成器。[nVidia 2008]
要求依次输出以下序列:
0,8,2,10,4,12,6,14,1,9,3,11,5,13,7,15,

16,24,18,26,.................................,31,

32,40,34,42,.................................,47,

48,56,50,58,.................................,63,

64,72,66,76,.................................,79



第六题:
假设存在 positive clock skew 为 10ns,问最高电路频率。[SIRF 2008]
能容忍的最大 positive clock skew
能容忍的最大 negative clock skew
positive clock skew:DFF2 的 clock 比 DFF1 的来的晚
negative clock skew:DFF2 的 clock 比 DFF1 的来的早
Tsetup=1ns        Thold=1ns        Tclk->q=1ns



第七题:
阻塞赋值和非阻塞赋值的区别[Trident]


第八题:
化简代码使硬件尽可能少[Trident]


第九题:
2进制的 1101.101 变成十进制是多少?[Trident]


第十题:
下面哪种写法会产生 latch?为什么?[SIRF 2008]


第十一题:
从仿真的角度设计测试 32(bit)*32(bit)的乘法器能否正常工作的过程?


第十二题:
从仿真的角度设计测试 1024-depth 的 SRAM 能否正常工作的步骤或过程,功能:有 10 位的读写指针,并且读操作与写操作可以同时进行,负责读和写的部分由一个控制器控制。


第十三题:
报文替换 ID 的功能


第十四题:
flip-flop 和 latch 的区别,rtl 中 latch 是如何产生的[SIRF  2008]


第十五题:
多时钟域设计中,如何处理跨时钟域信号?[SIRF  2008]


第十六题:
锁存器比寄存器省面积,但为什么在 IC 设计中通常使用寄存器?[SIRF  2008]


第十七题:
用verilog/vhdl写一个fifo控制器(包括空,满,半满信号)。(飞利浦-大唐笔试)
reg[N-1:0] memory[0:M-1]; 定义FIFO为N位字长容量M

第十八题:
FPGA 的片上RAM 资源,可以在设计中如下哪些应用?
a、ShiftRegister b、ROM
c、RAM d、FIFO


第十九题:
下列哪些属于时钟约束?
a、set_false_path b、set_input_path
c、set_max_delay d、set_multicycle path


第二十题:
FPGA可以有哪些工艺?
a、SDRAM b、SRAM c、EEPOM b、DDR e、FLASH


第二十一题:
下列哪些是FPGA片内资源?
a、RAM b、LUT c、DSP d、SDRAM


第二十二题:
下列哪些选项是FPGA设计中必须的设计约束?
a、管脚约束 b、跨时钟域约束
c、时钟周期约束 d、片上RAM位置约束


第二十三题:
判断:FPGA中,需要一个1MByte的存储空间,用片上RAM实现即可。


第二十四题:
判断:Latch 和Register 的结构是不同的,Latch 是电位控制器件,Register是时序控制器件。


第二十五题:
判断:FPGA设计中,访问FLASH的速度比DDR快.


第二十六题:
阐述以下数字电路中时钟属性:(1) Jitter :时钟抖动 (2) clock_skew :时钟偏移。问题:这两个不同吗?





下一篇:02 明德扬全网公开课
FPGA视频课程  培训班 FPGA学习资料
吴老师 18022857217(微信同号) Q1241003385
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号-1

GMT+8, 2020-10-24 08:01 , Processed in 0.614173 second(s), 18 queries , File On.

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表