请选择 进入手机版 | 继续访问电脑版

明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 121960|回复: 2

数字时钟

[复制链接]

4

主题

11

帖子

182

积分

注册会员

Rank: 2

积分
182
发表于 2019-11-14 22:12:32 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
老师,我照着这个错误的翻译看了好久,错误没有改出来,错误的意思是:13. Error (12153): Can’t elaborate top-level user hierarchy
问题:将输出端口定义为reg型,但是并没有将其初始化,而是直接输出。望老师改正
QQ截图20191114220534.png



0

主题

28

帖子

374

积分

中级会员

Rank: 3Rank: 3

积分
374
发表于 2019-11-16 16:16:26 | 显示全部楼层
请学习MD的VERILOG基础语法部分,链接如下:http://www.fpgabbs.cn/forum.php?mod=forumdisplay&fid=72
对于信号定义的规矩:always设计的,用REG型,其他使用WIRE型。或者按照提示,两者替换修改一下。
语法错误还经常会有begin end没匹配的情况,请注意查找。

错误一般考验的自己的细心,需要花时间,有耐心去找
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号 )

GMT+8, 2024-3-29 14:02 , Processed in 0.058929 second(s), 23 queries .

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表