明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 5812|回复: 0

GVIM练习说明

[复制链接]
发表于 2022-1-14 15:37:06 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
一.练习要求说明
1.
修改usb_eep.v文件

    a 要求将信号名opcode改为op_code

    b 部分代码与moduleendmodule没有对齐,空了四格。现在要求这些代码与moduleendmodule对齐。

2. GVIM打开test.mpf文件,然后修改

    a 搜索“C:/Users/WSQ/Desktop”

    b “C:/Users/WSQ/Desktop”替换为“f:/abc

    c 提示:如果modelsim换了路径,可通过此方法修改。用modelsim打开工程后,再输入vlib work vmap work work两个命令即可。


3. 修改data1.txt文件

    a 将里面的所有0606替换成1212

    b 删除地址那一列,即:file:///C:\Users\ADMINI~1\AppData\Local\Temp\ksohtml\wps5CE6.tmp.jpg 3f053093783e41cfba1f0dcfda5b82f.png



  工程位置(在视频说明中有链接)

一、 要求

实现上述功能


GVIM练习说明.pdf (229.09 KB, 下载次数: 16)




上一篇:各种技巧、方法和案例的资源供求贴
下一篇:GVIM下System-Verilog高亮设置
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号

GMT+8, 2022-1-29 13:17 , Processed in 0.745671 second(s), 16 queries , File On.

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表