请问一个关于SDRAM控制的问题

李小胖 · 发表于 2019-10-14 22:14:00

马上注册，看完整文章，学更多FPGA知识。

您需要登录才可以下载或查看，没有帐号？立即注册

x

如附件中的SDRAM仿真图所示，状态机由自动刷新跳转到读状态时，控制命令command没有变化，但是从代码中来看，在状态跳转之后确实有改变command的值。

panwenming · 发表于 2019-10-14 23:48:11

按道理波形会绝对忠实于代码，没有奇怪的现象。
如果出现了奇怪现象，那肯定是粗心大意了，越是奇怪，表明越粗心。
既然是这样，那么我们应该更要仔细去检查和核对。
怎么做呢？
首先，起码把产生这个信号的所有条件都列出来，不要有任何遗漏；
其次，把这些信号一个一个排列好；
接着，把此时信号的值一个一个代代码进去
最后，确认是不是还有这个奇怪现象。

总之，定位问题考验的是仔细程度。

上面波形中，好像有信号遗漏，所以请按上面提示，排列好信号，再来讨论。

李小胖 · 发表于 2019-10-15 10:46:34

本帖最后由李小胖于 2019-10-15 11:16 编辑

谢谢老师，按照您说的方法，我找到了错误所在，修改后的波形如附图所示。另外我想问一下，在写数据的时候，从i=0到DQ上出现数据0，这期间有2个时钟周期的延时，我觉得是因为从给出写请求到给出写命令，中间还有一个激活操作，这期间有两个时钟周期的延时，我觉得这里应该是没有问题的。老师您觉得我理解的有问题没？

panwenming · 发表于 2019-10-15 15:04:16

嗯，是的，没有问题的

李小胖 · 发表于 2019-10-15 20:12:38

panwenming 发表于 2019-10-15 15:04
嗯，是的，没有问题的

潘老师，请问一下，Quartus分析综合之后，状态机视图里显示不出来状态转移图是怎么回事？

李小胖 · 发表于 2019-10-15 21:45:31

老师您好，请问一个问题，在SDRAM的第4个实验的仿真波形中，读数据的时候，DQ总线上的信号开始由高阻变为0，后来变成未知态了，而DQ是在testbench中由DQ_RD_data赋值的，DQ_RD_data是正常的，那出现这种情况是为什么呢？

		自动登录	找回密码
密码			立即注册