请选择 进入手机版 | 继续访问电脑版

明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 148154|回复: 0

PCIE项目中AXI4 IP核例化详解

[复制链接]
发表于 2019-12-31 10:01:30 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
PCIE项目中AXI4 IP核例化详解
作者:纳兰公子
本文为明德扬原创文章,转载请注明出处!
本工程实现PCIE的8通道速率2.2GBps通信,并验证数据的正确性。
本工程里已经把PCIE部分做成一个封装的模块,对外提供的是fifo_wr(数据发送fifo)接口和fufi_rd(数据接收的fifo接口),用户只要操作fifo接口,无需关心PCIE的内部驱动。为了便于读者更加明白,可以深入了解PCIE,我们将会制作一个PCIE的连载系列。
今天,首先说一下自定义AXI4的IP核,至于AXI4和PCIE之间有什么联系,敬请关注我们的连载系列文章。
在本篇文章中暂时先不讲解AXI4协议,先来分享例化AXI4的自定义IP核详细步骤。
一、 新建工程
为了节省篇幅,新建工程部分就不详细讲解,以下为我们新建好的工程:
图片1.png
二、 创建自定义IP
点击“Tools”菜单下的“Create and Package New IP”,如下图所示:
图片2.png
按照指引,点击“next”:
图片3.png
选择AXI4的IP核:
图片4.png
输入IP核的名称:
图片5.png
点击“next”:
图片6.png
创建和使用AXI4的IP核
图片7.png
三、 生成BD文件
创建AXI4完毕之后系统会自动生成一个bd文件,如下图所示:
   图片8.png
      
四、 修改IP
图片9.png
五、 修改需求
在修改IP核之后系统会自定的给我们打开另一个工程,我修改为我们自己的需求,打开的工程如下所示:
图片10.png
修改自己的逻辑,添加自己的逻辑端口:
图片11.png
图片12.png
图片13.png
图片14.png
六、 封装IP
图片15.png
七、 验证IP
bd文件空白的地方右键验证IP:
图片16.png
八、 编译程
图片17.png
九、 调用自定义IP
图片18.png
图片19.png
图片20.png 图片21.png
以上就是我们自行定义IP和调用IP的全过程,对此操作有不懂的朋友可以在下方留言与我进行交流,当然也可以联系明德扬进行更多讨论!

FPGA视频课程  培训班 FPGA学习资料
吴老师 18022857217(微信同号) Q1241003385
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号 )

GMT+8, 2024-3-29 20:24 , Processed in 0.062354 second(s), 25 queries .

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表