明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 56528|回复: 0

07 generate语法

[复制链接]
发表于 2019-9-26 18:35:15 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
generate对于写出精简的VERILOG、参数化的VERILGO非常有帮助,可以了解一下

generate的使用.pdf (878.06 KB, 下载次数: 49)




上一篇:08 定位问题能力
下一篇:08 C语言转成verilog代码
FPGA视频课程  培训班 FPGA学习资料
吴老师 18022857217(微信同号) Q1241003385
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号-1

GMT+8, 2020-10-24 07:42 , Processed in 0.578228 second(s), 17 queries , File On.

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表