明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 222514|回复: 1

在Quartus报错,但我在Vivado里面运行却没有问题

[复制链接]

7

主题

11

帖子

89

积分

注册会员

Rank: 2

积分
89
发表于 2019-10-11 11:25:27 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
Error (10119): Verilog HDL Loop Statement error at Hello_tb.v(29): loop with non-constant loop condition must terminate within 250 iterations


78

主题

106

帖子

4779

积分

管理员

Rank: 9Rank: 9Rank: 9

积分
4779
发表于 2019-10-12 22:07:49 | 显示全部楼层
建议检查一下代码,通常情况下有一下几种可能
1. 模块名和被例化的模块名。例如在模块abc里,例化了abc,这就有问题。
2. 组合逻辑环,例如: a= a+b。
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号 )

GMT+8, 2024-5-17 18:56 , Processed in 0.050676 second(s), 19 queries .

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表