明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 29152|回复: 0

SIGNALTAP问题【汇总帖】

[复制链接]

22

主题

31

帖子

947

积分

管理员

Rank: 9Rank: 9Rank: 9

积分
947

荣誉管理论坛元老

QQ
发表于 2020-3-17 12:25:13 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
1. 按以下设置采样时钟,结果提示出现wait clock,没有抓到数据。

TIM图片20200317122057.png

答:可能的原因如下:
      1.该时钟确实是没有,即一直为0,或者一直为1。
      2. 该clk不是本模块产生的,而是其他模块产生,然后在此模块使用。这个时候有可能不能作为采样时钟。正确的做法,哪个模块产生的就使用那个模块的信号。例如常见的PLL的C0,C1等。





上一篇:ISE关联仿真库遇到secureip出错怎么办?(附答案)
下一篇:Altera下载器驱动程序安装
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号-1

GMT+8, 2020-5-26 13:45 , Processed in 0.547047 second(s), 22 queries , File On.

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表