明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 42476|回复: 0

在线调试工具(SIGNALTAP chipscope vivado)问题【汇总帖】

[复制链接]

26

主题

41

帖子

1673

积分

管理员

Rank: 9Rank: 9Rank: 9

积分
1673

荣誉管理论坛元老

QQ
发表于 2020-3-17 12:25:13 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
【问题1】 按以下设置采样时钟,结果提示出现wait clock,没有抓到数据。

TIM图片20200317122057.png

答:可能的原因如下:
      1.该时钟确实是没有,即一直为0,或者一直为1。
      2. 该clk不是本模块产生的,而是其他模块产生,然后在此模块使用。这个时候有可能不能作为采样时钟。正确的做法,哪个模块产生的就使用那个模块的信号。例如常见的PLL的C0,C1等。

【问题2】 如果使用在线调试工具,测量一个信号低电平的间隔。
答:假设预期一个信号低电平时间为2000个时钟周期。那么可以如下设置。
      1. 采集深度设置至少为2K,即2048个点,保证能采到一个低电平周期时间。
      2. 触发条件为:该信号的下降沿。
      当触发条件满足后,查看低电平的采样点个数,即可测量出时间。
      如果受资源限制,采样深度小于信号低电平时,可以在代码里添加计数器,通过观测计数器来推测出低电平时间。

【问题3】SIGNALTAP每次后,总是出现红色提示,如下图。
TIM图片20200703135545.png
答:有可能以下几种情况,请逐个进行排除。1. 每当修改了SIGNALTAP的设置,如添加观察信号,改变深度等,需要保存后,在QUARTUS重新编译一次,生成的文件再烧写。
2. 如果烧写后,仍然出现上面情况:一定要检查sof文件生成的日期,要确保是刚刚生成的!!(这个很重要)
3. 有部分人喜欢在programmer里烧写SOF文件,然后再在SIGNALTAP里再烧写一次。这是没有必要的。请不要使用Programmer烧写。

【问题4】在SIGNALTAP添加信号,编译时出现如下错误。
TIM图片20200703154526.png
答:使用在线调试工具,是需要占用FPGA芯片资源的,特别是RAM资源。观察的信号越多,观察的深度越大,所需要的RAM资源就越多。
上面的问题是指,整体的资源(设计占用的资源 + 调试工具占用的资源)已经超过了芯片资源本身。
为了解决上面问题,可以将观察信号减少,或者将深度减小,再次编译试试。

【问题5】 SIGNALTAP观察的现象和代码对不上的问题。如下图
TIM图片20200703155225.png

TIM图片20200703155208.png
上图中,add_flag由1变0条件是end_cnt_B=1。但观察到的是add_flag在end_cnt_B为1之前就变低了。
答:上面已经定位到某个采样点的时刻处,这已经非常好!
当定位到某个采样点,波形和代码对不上的,应该检查一下时钟:SIGNALTAP的采集时钟,必须与代码中的“clk”一致!
如果不同,就会有异常现象,看到的也不正确。

【问题6】在添加信号时,搜索框中搜索不到所需要的信号,如下图
TIM图片20200703181931.png
答:1. 搜索信号时,建议加上通配符*,即上面应该搜索“*dout*”。因为SIGNALTAP的信号名与代码中的并不相同,有时会加前缀和后缀。
       2. 其实如果搜索不到,那就不要搜索,直接点击查看有没有这个信号,从而定位出是“搜索问题”,还是说“本身没有此信号”。建议多动手多思考。


TIM图片20200703154526.png




上一篇:ISE关联仿真库遇到secureip出错怎么办?(附答案)
下一篇:Altera下载器驱动程序安装
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号-1

GMT+8, 2020-8-4 15:55 , Processed in 0.600155 second(s), 17 queries , File On.

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表